←　コンピュータアーキテクチャのシラバスへ
←講義のツボメニューへ

第13回、第14回
【2003,11,13】

8 負の２進数

8,0 ２進減算回路

２進加算回路は今までのように実現できるが、コンピュータの命令には当然ながら減算も必要である。
加算においてもデータが負の場合も当然あるがCPUのハードウェアとしては、加算回路だけを用意しており
減算回路を別に保有している例はない。しかし、命令としては「SUBTRACT」命令は存在する。実は加算回路を
うまく活用することにより減算を行うことが可能。
その種明かしとして２進数の負の表現方法に行き着く。
つまり「２’s Complement」方式と呼ばれる方法で２進を表現することで減算を加算回路によって実現できる。
(２’s Complement = ２の補数)

8,1 ２’s Complement表現の具体例

２’s Complement方式では１番左の１ビットの意味が符合と２nの重みづけを兼ねた特殊な扱いになる。
ここでは説明上４ビットとし、符号ビット１ビット、データビット３ビットからなる２進数値データb3b2 b1b0とする。
この４ビットの２’Complementデータは１０進数に対応させると以下のようになる。
-23b3 + 22b2 + 21b1 + 20b0

２’s Comp表現の意味
バイナリパターン
(b3b2b1b0)		 １０進 バイナリパターン
(b3b2b1b0)		 １０進
1000-800000
1001-700011
1010-600102
1011-500113
1100-401004
1101-301015
1110-201106
1111-101117

8,2 ２’s Complementでの演算

加算回路はFAを４個つないだ普通の加算回路であり、最上位ビットも区別なしに加算する

8,2,1 データ部分の演算

ここでは４ビットデータa3a2a1a0とb3b2b1b0を加算しs3s2s1s0 になると考えるとする。
前節からわかるように最上位ビットを除いた３ビット（データ部分）は単純な２進数値データである。
よって単純に２進加算としてs3s2s1s0が答えとなる。
ただし、両者の加算結果が８以上になると３ビットでは表現できない。このときはs3へ向かって桁溢れキャリーc2が 発生する。その場合はs3との兼ね合いでオーバーフロー扱いとなるので注意する。


8,2,2 符号部分の演算

加算回路（ハードウェア）自体は最上位桁が符号ビットであるとの認識はなく単にデータビットの延長として扱う。 しかし、２’s Comp.の符号部分はデータビットとは異なり-2nが係っているがそうとは知らず+2nが係っている と思って加算する。すると当然結果は誤るが、場合によっては正解のこともある。
そのためどの場合誤り、どの場合正解かを確認する。

(1)a3=0, b3=0c2=0の場合
これは正値＋正値でデータは８以下のケース。加算回路はs3=0をそのまま正しい答えになる。

(2)a3=0, b3=0, c2=1の場合
これは正値＋正値でデータが８以上のケース。よって正値でオーバーフローが発生する。
符号部加算回路は、c2=1が入るため、s3=1を出力する。
このままでは、マイナス符号であるように見える。これは、加算回路が本来は区別して扱うべき符号ビットにデータ部分 のオーバーフローを繰り入れたための誤りである。結果の判断を誤らないため、オーバーフローが発生したときは別の回路 でOVFフラグをセットして、オーバーフローが発生したことと符号ビットを誤っていることをプログラムに知らせる。

(3)a3=0, b3=1, c2=0の場合

(4)a3=0, b3=1, c2=1の場合

(5)a3=1, b3=1, c2=0の場合

(6)a3=1, b3=1, c2=1の場合

8,3 2's Complementでの減算

減算A-Bは加算A＋（-B）に置き換えて実施すればよい
よって減算ではなく、Bから-Bを作ることに帰着する


←　コンピュータアーキテクチャのシラバスへ