←講義のツボメニューへ
第19回、第20回
【2003,11,27】
10 コンピュータアーキテクチャの具体例
10,1 アーキテクチャの具体例
10,1,1 SEP-2とは
SEP-2＝Shizuoka Educational Processorの略称
静岡大学情報学部で情報学科の学生の設計実習用にデザインした１６ビットCPUのアーキテクチャ
10,1,2 SEP-2のハードウェア環境 :KITE
SEP-2はKITE(Kyuusyuu Institute of Technology)ボードと呼ばれるマイクロプロセッサ試作キットに搭載されている。
KITEボードはLSI、メモリチップ等を１枚のボード上にくみ上げてキットに仕上げたもの
10,1,3 主メモリ
主メモリは全６４K語（アドレスは１０進で０〜６５５３５番地、１６進で００００〜FFFF番地）（K=1024）
１語＝１６ビットの構成である。
■ SRAMメモリ読み出し動作
(1)CPUが読み出したい番地（２進１６ビット）を用意し、Mバスアドレス線へ出力する。
(2)CPUから主メモリへ読み出し要求信号MREQ#を出力する。
(3)一定時間後主メモリからMバスデータ線上にメモリ内容（２進１６ビット）が出力される。
■ SRAMメモリ書き出し動作
(1)CPUが、書き込みたい番地（２進１６ビット）を用意し、Mバスアドレス線へ出力する。
(2)CPUが、書き込みたいデータ（２進１６ビット）を用意し、Mバスアドレス線へ出力する。
(3)CPUから主メモリへ書き込み要求信号MREQ#、R/W#を出力する。
(4)一定時間以上経過したところでMREQ#,R/W#を取り下げる。
10,2 SEP-2アーキテクチャの全体像
1 語長とビットアサイン ： １語＝１６ビット、Little Endian(降順アサイン)
2 メモリ番地指定範囲 ： ０〜６５５３５10番地(0000〜FFFF16),メモリ保護機構、リロケーション変換など
3 データ形式
3,1 数値データ ： ２進固定長のみとする。符号表現は２’Complement方式。
3,2 論理データ ： 全角文字１字データあるいは１６ビットパターンデータ
4 命令形式 ： ２オペランド形式１種類のみとする。
OP : Operation Code
SOP : Sub-operation Code
F : From Operand
T : To Operand
5 汎用レジスタ
１６ビット×８個 R0〜R7
R5は常にPSWとして使う。
R6は常にスタックポインタとして使う。
R7は常にプログラムカウンタとして使う。
6 PSWの定義
下位４ビットの左から
N : Negative
Z : Zero
V : Overflow
C : Carry
7 割り込み方式
割り込み要因
(1) 外部信号
(2) 割り込み要求スイッチ
(3) SVC命令（TRAP命令）
10,3 命令の概要
SEP-2の命令形式は前節４項に示す２オペランド形式１種類である。
HLT命令、NOP命令は実質上０オぺランド、CLR命令、SFT命令は実質上１オペランドである。
実質動作上はそうであっても、命令形式上とくにオペランドアドレスは、キチンと２オペランド形式
の定義を守っている。これは命令定義の自由度の幅を犠牲にしても、命令形式の規則性を遵守することで、
結果としてハードウェア設計の負荷とハードウェア量とを大いに節約するためである。
10,4 オペランド指定方法
テキストのP５９の命令フォーマットをもとに説明する。
Fの部分がFオペランドを指定し、Tの部分がTオペランドを指定する。
さらにF,Tを各々モード（mm）とアドレス(rrr)に２分割する。
このアドレス指定方式は、rrrの３ビットで８個の汎用レジスタを指定することにしている。
主メモリの番地は、汎用レジスタを介して指定する。