論理ゲートＡＮＤ，ＯＲ，ＮＯＴはダイオードとトランジスタスイッチを主とする回路で 実現される。これをＤＴＬ回路と略称する。(Diode-Transistor-Logic)

最近ではＤＴＬは使われずにＴＴＬ(Transistor-Transistor-Logic)若しくは ＭＯＳ(Metal-Oxided-Surface)回路が主に使用されるが，原理的に理解しやすいＤＴＬ から説明し、あとでＴＴＬ，ＭＯＳを説明する。

5.1図にダイオード２個を用いた２入力ＡＮＤゲート回路を示す。

2.1で電気回路はいつも電流が還流するものであり、ループになって閉じた配線になっていると 説明した。4.2図5.1図などでは回路と言っていながらこの原則にマッチした図にはなっていない。 それには２つ理由がある。1つは電源の配線とアースとを部分的記号で示すだけで完全な配線を 書いてはいない。これは全部書くと図が煩雑になるため常識的に判ることとして省略してある。 ２つめは入力より前段の回路部分、出力の公団の次の回路部分を省略して書いていない。 これは描くときりが無く次へ次へとつながるので図がまとまらなくなる。よって省略することが 普通である。

図5.1　ダイオードによる２ＡＮＤ

この図で、Ｉ_１またはＩ_２が電位０ｖならばＯ_１ の電位は０．７ｖになる。（０．７ｖはダイオード順電位）
Ｉ_１およびＩ_２両方が電位５ｖならば、Ｏ_１ の電位は4.5ｖになる。（オームの法則による）
もし電位０．０〜１．０ｖの範囲を論理記号”０”、電位２．０〜５．０ｖの範囲を論理記号 ”１”として弁別するならば、この回路は２入力ＡＮＤゲートとして働く。トランジスタは 使用しなくても、２ＡＮＤが実現するかに見える。しかしこの回路は５．２図のように 複数段を縦接続すると上手くいかない。

図5.2　ダイオードＡＮＤゲートの３段縦属接続

上図のように１段ごとにダイオード順電圧０．７ｖが累積していくから、３段目の 出力が２．１ｖになる。本来は０ｖ論理”０”であってほしいところが２．１では 論理上”１”に弁別されてしまう。

出力電位がつみあがる不具合を防ぐために5.3図に示すトランジスタスイッチが必要となる。

図5.3　２ＡＮＤダイオードの後ろにトランジスタスイッチをつける（ＮＡＮＤに変わる）

この回路は２つの入力の両方ともが”１”の時にトランジスタがＯＮで出力は”０”、 ２つの入力のいずれか片方が”０”のときトランジスタがＯＦＦで出力は”１”となる。 違う点は出力が”０”のときの電位が０．２ｖ程度※であり（ダイオードのみでは０．７ｖ程度） また入力信号が、この回路は５．１図の２ＡＮＤダイオードゲートの後ろに４．２図のトランジスタ スイッチをつけた形であるが、間にダイオードが２個（Ｄ_３、Ｄ_４）が 挟まっている。この２個のダイオードのはたらきは以下のようになる。

・入力信号のどちらかが”０”になった時、（Ａ）点の電位は約０．７ｖとなる。
・そのときトランジスタＴ_１にベース電流が絶対に流れないようにしたい（＝ＯＦＦ）
・Ｄ_３Ｄ_４がないと、（Ａ）電圧＝（Ｂ）電圧となり、ベース電圧＝０．７ ｖとなり、ベース電流が流れる。
・Ｄ_３Ｄ_４があると、ベース電流は・Ｄ_３・Ｄ_３Ｔ_１ を流れるためには（Ａ）電圧＝０．７＋０．７＋０．７＝２．１ｖが最低限確保されねばならない。 逆にいうと（Ａ）電圧＝０．７ｖではベース電流は流れない。

※

トランジスタがＯＮの時、コレクタの電位が０．２ｖ程度まで低くなっても、 コレクタ電流が流れてくれる理由 ・トランジスタがＯＮのときはベース電流が０．７ｖい上蟻、ベースからエミッタへ 電流が流れることによってスイッチＯＮすなわちコレクタ電流も流れ始める（このとき 自由電子は逆向きにエミッタからベースへ移動している。） ・コレクタ電流が流れ始めるとコレクタ回路に入っている抵抗５００Ωのために電圧が 降下し、コレクタの電位は５ｖより低い電位になる。すなわちコレクタの電位＝５ｖ・ ５００Ω×Ｉｃ ・コレクタ電位が０．７ｖつまりベース電位に等しくなってもエミッタからベースに侵入した自由電子は 十分にコレクタ接合のほうへ越境侵入する。両者が同じ電位だから電位による電子をひきつける力は ５分５分であるが面積的にコレクタ接合のほうが大きいためベース電流よりもコレクタ電流のほうが十分大きい。 ・コレクタ電流がもっと増大してコレクタ電位がもし０ｖまで降下したと仮定すると コレクタはエミッタと同じになり、ベース電流を受け入れる立場になってしまう。つまり コレクタはエミッタと同じになり、ベース電流を受け入れる立場になってしまう。つまりコレクタ電流は ストップするのみならず逆流する。（仮定に矛盾） ・これは仮定に矛盾する結果であり、従ってこういう仮定が起こることは無い。 ・実際はコレクタ電流がもう少し増大して、コレクタ電位が０．７ｖよりも若干下回る電位になっても コレクタ電流は流れつづけてくれる。つまりエミッタからベースに侵入した自由電子を引き合う力は ベース端子に若干劣るが、接触面積の差でそれを補っている。しかもベース／コレクタの電位差が 逆電位になるものの０．７ｖまでには至らないから逆向き、つまりコレクタ→ベース向きに 電流が移動することも無い。 ・実測結果では、コレクタ電位が０．２ｖ程度まで低下するのがコレクタ電流が流れつづける限界である。

これがＤＴＬ(Diode Transistor Logic)の２入力ＮＡＮＤ(ＮＯＴ＋ＡＮＤ）回路である。 実際には、独立のダイオードを個別に製作するよりは、半導体プロセスとしては5.4図 に示すようなエミッタが２個ある１つのトランジスタを製作するほうが容易なので、ＴＴＬ (Transistor Transistor Logic)回路が使われている（回路説明は省略）

図5.4　ＴＴＬによる２ＮＡＮＤ回路

上のＴＴＬ回路にはまだ改良すべき点が１つある。それは、Ｔ_２がＯＦＦで、 出力のＯ_１端子から次の回路へ電流が流れ出なければ＋５ｖなのであるが、 実際は出力電流が流れ出る。特に、次に繋がる回路が多い場合、出る電流も多くなる。 するとＯ_１端子の電位は＋５ｖ×５００Ω×Ｉ_ＯＵＴとなって、 電流の量に応じて電位が低下する。この回路では６ｍａの出漁Ｋ電位が流れ出ると、 Ｏ_１点は＋５ｖ・３ｖ＝２ｖとなり、”１”なのか”０”なのか判別しにくい 電位になる。この欠点をＳ訂正するため現在のＴＴＬ回路は次の5.5図のようなものが使われている。 これはおおよそ5.4図のＴ_１の後ろにＴ_３、Ｔ_４を 追加したものである。（回路動作説明は省略）

図5.5　実用ＴＴＬ　２ＮＡＮＤ

5.5図の回路は

Ｔ２：ＯＮのとき　　Ｔ３：ＯＦＦ　／　Ｔ４：ＯＮ
Ｔ３：ＯＦＦのとき　Ｔ３：ＯＮ　　／　Ｔ４：ＯＦＦ

とスイッチする。またＴ３：ＯＮの場合の電位がほぼ３．６ｖに固定されるはたらきが ある（エミッタフォロワ回路）従ってこの回路の出力部分は簡単に5.6図に置き換えて考える のが判りやすい。

図5.6　実用ＴＴＬ回路の出力部分の等価回路

一般に１個のＴＴＬ論理ゲート回路（ＡＮＤ、ＯＲなども含めて）を実現するのに、 ４個のトランジスタを必要とする（ＦＦの場合は１２個要る）従って１０００万個の トランジスタを持つ超ＬＳＩを論理ゲートで換算すると、２５０万ゲートをもつと 換算される。
上記ＴＴＬ回路の出力部分の回路を複数個お互いの出力同士を直接に接続すると どうなるか？とりわけある１つの出力端子が３．６ｖにＯＮしていえｔ、直結された別の出力端子 が０．２ｖにＯＮすると、両者の出力部分のトランジスタに大電流が流れトランジスタが焼損する。
他の問題はＦＡＮ−Ｏｕｔ制限である。出力端子Ｏ_１の先に（他の出力の直結は 避けているとしても）あまりに多くのほかの入力端子が接続されると、Ｔ_３が（エミッタ フォロワの限界に達し）３．６ｖ一定値を維持できなくなる。普通は１０個程度の入力が 接続されるのがほぼ正常限界である。このような時、ＭＡＸ．Ｆａｎ−Ｏｕｔ＝１０と称する
３ＮＡＮＤ、４ＮＡＮＤか色は、入力部分のトランジスタＴ１のエミッタをマルチ化することで 実現される。ＡＮＤ回路、ＯＲ回路、ＮＯＲ回路などは回路をすこし変形させることで得られるが、 ＮＡＮＤ回路だけをうまく使ってＡＮＤ、ＯＲ、ＮＯＴを全て代行実現でき、またそれが 効率的な実現手段でもある。普通の論理回路は、積和型と称して、ＡＮＤ＋ＯＲ（ＯＲ＋ＡＮＤでは ない）の形になることがほとんどである。この形をＮＡＮＤ回路だけを使って下図のように実現できる。

図5.7　ＮＡＮＤのみを用いた回路構築